L'AMD Zen 3 Vermeer comprendra des Ryzen 9 5900X à 12 coeurs et des Ryzen 7 5800X à 8 coeurs ; la rumeur veut qu'il se concentre sur l'amélioration de la durabilité des vitesses de pointe

La prochaine famille AMD Zen 3 Vermeer comprendra apparemment le Ryzen 9 5900X (12 cœurs) et le Ryzen 7 5800X (8 cœurs), selon un tweet de Patrick Schur qui a été assez cohérent avec les fuites liées à la DMLA dans le passé. Bien qu'il soit quelque peu anticipé, il réaffirme qu'AMD alignerait effectivement les prochaines nomenclatures Cezanne (successeur de Renoir) et Vermeer sous une série commune de Ryzen 5000 comme cela a été spéculé précédemment.

Le tweet n'est pas entièrement révélateur en soi, mais il semble que Zen 3 continuera à offrir un nombre de fils et de noyaux similaire à celui de Zen 2 Matisse. Ainsi, alors que le 5900X sera probablement le processeur phare, un 5950X avec une configuration 16C/32T sera probablement aussi à l'horizon.

Schur confirme également que les OPN précédentes rapportées par le laboratoire d'Igor étaient en fait des pièces 12C et non 16C comme on le pensait à l'origine. On ne sait pas encore s'il y aura des pièces 10C/20T cette fois-ci - un 5850X, n'importe qui ?

AMD Zen 3 - Nouveau design CCX et nouvelles fonctions d'overclocking

En attendant, la source de Videocardz a donné quelques indications sur les nouvelles fonctionnalités que l'on peut attendre de Zen 3. Citation textuelle de la source,

Le Zen3 sera la première refonte majeure du Zen, axée sur la performance/watt et l'extensibilité.

Un meilleur IPC, 8 cœurs par CCX, une nouvelle puce d'E/S avec un meilleur contrôleur de mémoire, un SMT amélioré et un boost plus efficace.

Le nouveau boost ne se concentre pas sur l'obtention d'horloges beaucoup plus élevées, il est conçu pour gérer de longues charges de travail, il peut être maintenu pendant plusieurs minutes.

Ce sont des points assez intéressants. Nous avons déjà signalé que le Zen 3 inaugurera un nouveau design CCX. Le CCX du Zen 2 comportait quatre cœurs avec un cache L3 de 16 Mo par CCX. Dans le Zen 3, chaque CCX abritera huit cœurs et un cache L3 commun de 32 Mo. On ne sait pas encore s'il y aura des capacités de cache plus élevées par CCX. La conception précédente du CCX permettait encore l'accès au cache entre les CCX (avec une légère perte de performance), mais le nouveau cache L3 commun de 32 Mo pour les huit cœurs devrait avoir un impact considérable sur la réduction de la latence.

Zen 3 offrira une IPC améliorée par rapport à Zen 2. Bien que ce soit un fait acquis, la quantité exacte est encore une question de spéculation. Toutes les indications jusqu'à présent indiquent une augmentation de la CIB de 10 à 15 % par fil, ce qui est encore bon compte tenu du fait que Zen 3 est une phase d'optimisation (du cycle d'optimisation de l'inflexion) du nœud de 7 nm.

Le dernier point concernant l'augmentation est une nouvelle information. Auparavant, nous avions signalé, sur la base des codes OPN disponibles au laboratoire d'Igor, qu'il était possible que Zen 3 atteigne finalement une amplification de 5 GHz. Bien que les informations actuelles ne réfutent pas directement cette hypothèse, il semble que l'augmentation de la vitesse d'horloge sera plutôt modérée ou juste inférieure à 5 GHz. A la place, AMD pourrait se concentrer sur la fourniture d'un boost plus durable. Il est encore trop tôt pour spéculer, mais si cette fuite est effectivement vraie, alors nos attentes concernant les horloges folles pourraient devoir être tempérées.

Outre ces caractéristiques, Zen 3 devrait également offrir un contrôle d'overclocking par noyau et de nouveaux diviseurs de tissu à l'infini (IF) qui permettent de régler la fréquence du contrôleur de mémoire (UCLK) un peu plus haut que la fréquence IF (FCLK). Auparavant, la désynchronisation de la fréquence FCLK et DRAM (MEMCLK) entraînait un UCLK=1/2 MEMCLK, ce qui augmentait la latence. Il est possible que le "nouveau dé IO avec un meilleur contrôleur de mémoire" auquel il est fait allusion se réfère à cette nouvelle fonctionnalité.

La gamme Zen 3 sera officiellement annoncée le 8 octobre.