La mise à jour des spécifications RISC-V apporte des instructions améliorées pour l'apprentissage automatique, la virtualisation et le cryptage

RISC-V International, l'organisation à l'origine de la normalisation de l'architecture RISC-V, a annoncé hier la ratification de 15 nouvelles spécifications, dont les plus importantes sont Vector, Scalar Cryptography et Hypervisor. Ces nouvelles spécifications ont pour but d'accélérer l'adoption de l'ISA RISC-V et de fournir des fonctionnalités améliorées pour les industries émergentes telles que l'IA/le l'apprentissage automatique, IoTles voitures connectées / autonomes autonomes et les avions, les centres de données et au-delà.

Les spécifications de Vector représentent un ensemble d'un peu plus de 100 instructions qui peuvent aider à accélérer l'inférence ML pour la vision audio, le traitement de la voix et d'autres applications IA connexes mises en œuvre avec les ordinateurs embarqués sur les véhicules autonomes.

Avec l'introduction des spécifications Scalar Cryptography, l'ajout d'algorithmes cryptographiques de hachage et de chiffrement par blocs aux applications est désormais plus rapide que l'utilisation d'instructions standard. Cela devrait aider les développeurs d'applications à mettre en œuvre à moindre coût des fonctions de cryptage avancées par défaut, même dans les plus petits appareils IoT.

Compatibilité améliorée avec les systèmes d'exploitation populaires populaires et augmentation des logiciels malveillants est également assurée par les spécifications de l'hyperviseur. Les processeurs RISC-V peuvent désormais héberger efficacement des hyperviseurs de type 1 (bare-metal) et de type 2 (hébergés), ce qui favorise l'adoption de l'architecture RISC-V dans les applications cloud et embarquées où la virtualisation est essentielle, comme les centres de données, les applications automobiles et les applications de contrôle industriel.

Acheter le Sipeed Maixduino MCU avec module ESP32 pour RISC-V AI + IoT sur Amazon