Les vétérans d’Apple Silicon et de Nuvia dévoilent un cœur de processeur inhabituel qui préserve ses options d’ISA.

Nuvacore est une start-up relativement récente spécialisée dans les processeurs, fondée par des ingénieurs chevronnés ayant travaillé chez Apple, Nuvia et Qualcomm. L’entreprise commence maintenant à dévoiler comment elle compte concevoir son premier cœur de processeur généraliste, dont le nom de code est WarpCore. Gerard Williams III, John Bruno et Ram Srinivasan ont fondé l’entreprise, tous forts d’une vaste expérience en conception de CPU sur mesure. Williams a auparavant cofondé Nuvia, avant que Qualcomm ne rachète l’entreprise. Par la suite, Nuvacore a également recruté David Williamson, ancien responsable de l’ingénierie des processeurs chez Apple, au poste de vice-président senior de l’ingénierie matérielle.

L’entreprise commence maintenant à expliquer ce qui distingue WarpCore. Dans une publication sur X publiée le 29 septembre, l’entreprise a présenté ce qu’elle appelle un modèle de développement « Core First ». Plutôt que de choisir une architecture de jeu d’instructions au début du projet, Nuvacore affirme pouvoir d’abord développer une grande partie de la propriété intellectuelle fondamentale du cœur de processeur, puis sélectionner l’ISA ultérieurement, en fonction du système que l’entreprise ou l’un de ses partenaires souhaite finalement concevoir.

Il s’agit d’un écart notable par rapport aux méthodes conventionnelles de conception de processeurs, où l’ISA cible façonne généralement la conception dès le départ. Nuvacore affirme que dissocier certaines parties de la microarchitecture du jeu d’instructions donne à ses ingénieurs davantage de liberté pour se concentrer d’abord sur les performances, l’efficacité énergétique et la surface de silicium. L’entreprise n’a pas encore précisé quelle ISA WarpCore utilisera finalement. Toutefois, ses offres d’emploi mentionnent RISC-V, Arm64 et x86 parmi les architectures pertinentes pour ses travaux d’ingénierie, ce qui laisse penser que la conception sous-jacente est développée en tenant compte d’une grande flexibilité quant à l’ISA.

Bien sûr, cela ne signifie pas qu’un jeu d’instructions peut simplement être greffé sur le cœur à la fin. Le décodage, les niveaux de privilège, l’ordonnancement de la mémoire, la gestion des exceptions et la compatibilité logicielle imposent toujours des contraintes majeures à la conception des processeurs. Chez Nuvacore, une grande partie des composants critiques pour les performances peut apparemment être développée avant que le choix définitif de l’ISA soit arrêté.

Les offres d'emploi de l'entreprise donnent quelques indices sur le contenu de ces travaux fondamentaux. Elle recrute des ingénieurs spécialisés dans la prédiction de branchement, l'ordonnancement des instructions, le renommage des registres, l'exécution dans le désordre, la conception des unités de chargement/stockage, les sous-systèmes de cache et de mémoire, la cohérence et la modélisation des performances. Elle recrute également pour des postes en RTL, en vérification et en conception physique, avec notamment des travaux allant jusqu'au tape-out et à la corrélation post-silicium.

La question juridique du choix final de l'ISA reste elle aussi en suspens. RISC-V est relativement simple, car il ne nécessite pas de licence d'architecture comme celles d'Arm. Une implémentation Arm reposant sur la propre microarchitecture de Nuvacore nécessiterait, à un moment ou à un autre, les droits d'architecture Arm appropriés. Or, comme Arm vend des blocs de propriété intellectuelle de conception de processeurs, en obtenir pourrait s'avérer délicat, d'autant plus après le différend juridique entre Arm et Qualcomm/Nuvia par le passé. Enfin, x86 constitue un obstacle encore plus important, car les droits d'implémentation sont strictement contrôlés.

Cela soulève une autre possibilité : WarpCore pourrait être conçu comme une propriété intellectuelle de processeur réutilisable, que des partenaires disposant des licences architecturales appropriées pourraient adapter. L'entreprise n'a pas encore précisé si son modèle à long terme reposera sur des processeurs complets, des cœurs sous licence, des puces semi-personnalisées ou une combinaison de ces solutions.

Pour l'instant, des détails essentiels tels que le nœud de gravure de WarpCore, sa hiérarchie de cache, la configuration de son pipeline, ses capacités vectorielles ou son calendrier de tape-out n'ont pas été révélés. Mais le fait que l'entreprise laisse délibérément le choix de l'ISA ouvert fait de ce projet de processeur conçu à partir de zéro l'un des plus inhabituels actuellement en développement.