Le démontage du Kirin 9030 Pro révèle la nouvelle stratégie de la Chine en matière de fabrication de puces de pointe

Le Kirin 9030 Pro équipe les tout derniers modèles de Huawei, le Mate 80 Pro et le Mate 80 Pro Max. Il est fabriqué par la plus grande fonderie chinoise, SMIC, sur son nœud N+3 de pointe. SemiAnalysis a eu l’occasion de le démonter pour en examiner le fonctionnement et a découvert des résultats surprenants. Le Kirin 9030 Pro présente un pas de métal minimal (M0) de seulement 32,5 nm, légèrement plus serré que les 36 nm que l’on retrouve sur les processeurs Panther Lake d’Intel, fabriqués selon son procédé 18A.

Cette découverte est d’autant plus remarquable qu’Intel fabrique ses dernières puces à l’aide de la lithographie aux ultraviolets extrêmes (EUV), tandis que SMIC reste exclue de l’accès aux scanners EUV d’ASML en raison de restrictions à l’exportation imposées depuis des années par les États-Unis, et doit donc se contenter d’équipements plus anciens fonctionnant aux ultraviolets profonds (DUV). Ce démontage nous permet de mieux comprendre jusqu’où les fabricants de puces chinois ont poussé les technologies de fabrication matures grâce à une ingénierie de plus en plus ingénieuse, tout en soulignant les limites d’une évaluation des procédés de semi-conducteurs sur la base d’un seul critère.

Qu'est-ce que le pas métallique exactement ?

Le pas métallique minimal d’une puce est souvent désigné par le terme de « couche M0 ». Les processeurs modernes contiennent de nombreuses couches de câblage microscopique en cuivre qui relient entre eux des milliards de transistors. Le pas métallique désigne simplement la distance séparant deux fils adjacents. Plus cet espacement est réduit, plus il est possible d’intégrer de ressources de routage (et par conséquent davantage de logique) dans une même surface.

SemiAnalysis a mesuré la plus petite couche de routage du Kirin 9030 Pro à 32,5 nm, contre environ 40 nm pour le Helio G99 de MediaTek, fabriqué selon le procédé N6 de TSMC. La publication estime que le procédé N+3 de SMIC atteint environ 113 millions de transistors par mm², dépassant légèrement la densité estimée du procédé N6 de TSMC, qui est de 108 millions de transistors par mm². Ces chiffres sont impressionnants si l’on considère que le procédé de SMIC repose exclusivement sur la lithographie DUV, tandis qu’Intel utilise l’EUV.

Comment SMIC a repoussé les limites du DUV au-delà des attentes

La question qui se pose est de savoir comment SMIC a réussi à atteindre une densité de niveau EUV sans recourir à l’EUV. La réponse réside dans la complexité du processus de fabrication. Plutôt que d’imprimer directement des structures de circuit extrêmement fines, SMIC s’appuie largement sur le « Self-Aligned Quadruple Patterning » (SAQP), une technique de lithographie avancée qui multiplie efficacement la résolution des anciens équipements DUV.

Le processus commence par l’impression d’un motif relativement grossier avant le dépôt de minces matériaux d’espacement le long de ses bords. Ces espaceurs deviennent alors un nouveau masque capable de définir des structures encore plus étroites. La répétition de cette procédure à plusieurs reprises permet aux ingénieurs de créer des éléments bien plus petits que ne le permettrait normalement l’exposition initiale.

Chaque passage lithographique supplémentaire nécessite un nouveau masque, une nouvelle étape d’alignement et augmente le risque de défauts de fabrication. Un nombre accru d’étapes de processus se traduit directement par des coûts de plaquettes plus élevés, des rendements plus faibles et des délais de production plus longs. SMIC compense en effet l’absence de technologie EUV par la persévérance dans la fabrication plutôt que par une lithographie fondamentalement supérieure.

La densité ne s’obtient pas uniquement grâce à la lithographie

Au-delà de l’ingéniosité lithographique, SemiAnalysis attribue une grande partie des gains de densité de SMIC à la « Design Technology Co-Optimization » (DTCO), une méthodologie qui développe conjointement la fabrication des semi-conducteurs et l’architecture des puces, au lieu de les traiter comme des disciplines indépendantes.

Plutôt que de s’appuyer exclusivement sur des transistors plus petits, les ingénieurs optimisent les cellules logiques standard elles-mêmes, en réduisant les zones d’isolation, en déplaçant les contacts, en réduisant les ailettes des transistors et en réorganisant les agencements afin de réaliser des gains d’espace supplémentaires.

Au lieu de consacrer la majeure partie de la surface de sa puce aux cœurs de processeur, Huawei en consacre une part importante à la mémoire cache. Des caches de grande capacité réduisent les accès coûteux à la mémoire LPDDR5X externe, améliorant ainsi la latence tout en diminuant la consommation d’énergie.

Les performances des semi-conducteurs dépendent autant d’une gestion intelligente des données que de la miniaturisation des transistors, et le Kirin 9030 Pro témoigne du fait que l’optimisation architecturale est désormais tout aussi importante que la technologie de fabrication elle-même.

Les performances révèlent une autre réalité

Les lacunes du Kirin 9030 Pro, et par extension celles de SMIC, apparaissent clairement lorsque l’on examine les performances en conditions réelles. Le dernier processeur phare de Huawei affiche des performances à peu près équivalentes à celles des processeurs Android haut de gamme d’il y a plusieurs années, malgré sa densité de transistors compétitive. L’écart en matière d’efficacité est encore plus important.

SemiAnalysis souligne que les petits cœurs à haut rendement d’Apple peuvent surpasser le cœur principal du processeur de Huawei dans certaines charges de travail sur des nombres entiers, tout en consommant environ un watt, contre environ 4,5 watts pour le cœur le plus performant de Huawei. De même, l’architecture Taishan offre des performances comparables à celles du Cortex-X2 d’Arm datant de 2021, tandis que le processeur M1 d’Apple de 2020 atteint toujours un nombre d’instructions par cycle d’horloge nettement supérieur à des niveaux de consommation similaires.

Le Kirin 9030 Pro illustre ainsi une réalité importante du développement moderne des semi-conducteurs : la densité de transistors à elle seule ne suffit plus à définir le leadership.

L’industrie chinoise des semi-conducteurs nourrit de grandes ambitions

Au final, ce démontage révèle une réalité bien plus vaste qu’une simple mesure impressionnante au microscope électronique. Les contrôles à l’exportation ont incontestablement freiné les ambitions de la Chine dans le domaine des semi-conducteurs, mais ils ont également contraint des entreprises telles que Huawei et SMIC à explorer d’autres voies. Plutôt que de s’appuyer exclusivement sur la réduction traditionnelle de la taille des nœuds, ces deux entreprises semblent de plus en plus se concentrer sur l’optimisation architecturale.

Au début de cette année, He Tingbo, de Huawei, a présenté ce que l’entreprise appelle la « loi d’échelle de Tau » lors du Symposium international de l’IEEE sur les circuits et les systèmes (ISCAS). Ce cadre propose de réduire le délai de propagation du signal à travers une puce comme prochain moteur majeur du progrès dans le domaine des semi-conducteurs. La simple réduction de la taille des transistors ne constitue qu’une partie du puzzle.

Des technologies telles que LogicFolding, qui réorganise la disposition des circuits afin de raccourcir les chemins de câblage critiques, sont au cœur de cette stratégie. Huawei affirme que les futurs processeurs Kirin qui seront lancés plus tard cette année (probablement le Kirin 9040) seront les premières puces commerciales à intégrer la technologie LogicFolding. L’entreprise estime que sa feuille de route à long terme pourrait, à terme, permettre d’atteindre des densités de transistors comparables à celles des technologies de fabrication de l’ordre de 14 angströms (1,4 nm) d’ici 2031 environ.

La Chine ne restera peut-être pas éternellement dépendante de la technologie DUV

Selon une récente enquête de Reuters, des chercheurs chinois ont déjà mis au point un prototype opérationnel de machine de lithographie EUV après des années de rétro-ingénierie de la technologie occidentale. Ce prototype aurait commencé à être testé début 2025 et serait capable de générer de la lumière EUV, bien qu’il ne permette pas encore de fabriquer des puces fonctionnelles et qu’il reste en retard par rapport à ASML dans des domaines critiques tels que l’optique de précision. Des sources citées par Reuters indiquent que le gouvernement chinois espère produire des puces à l’aide de ce système d’ici 2028 environ, mais 2030 serait considéré comme un objectif plus réaliste. Si les innovations architecturales de Huawei finissent par converger avec la lithographie EUV développée localement, la feuille de route chinoise en matière de semi-conducteurs pourrait prendre une tout autre tournure d’ici la fin de la décennie.